Imagen de OpenLibrary

Diseño de un generador y receptor de señales ultrasónicas, utilizando diseño avanzado en FPGA [recurso electrónico] / Jaime Andrés Cariñe Catrileo ; Profesor guía: Robert Paul Guzmán Estrada.

Por: Colaborador(es): Idioma: Español Temuco (Chile) : Universidad de La Frontera , 2010Descripción: 120 hojas : tablas, figurasTipo de contenido:
  • text
Tipo de medio:
  • computer
Tipo de soporte:
  • online resource
Tema(s): Formatos físicos adicionales:
  • Disponible sólo en formato digital.
Nota de disertación: Tesis : (Ingeniero Civil Electrónico).-- Universidad de La Frontera, Facultad de Ingeniería y Ciencias, 2010. Resumen: En este trabajo se diseñó, implementó y validó un dispositivo electrónico capaz de generar y analizar señales ultrasónicas. Para esto, se desarrolló un sistema analógico que eleva señales digitales de alta frecuencia ( >5MHz), a voltajes capaces de excitar un transductor ultrasónico. Con la implementación de este amplificador, la electrónica necesaria para la excitación y algoritmos de recepción y adquisición de datos se reduce a un solo sistema digital. Evaluando las características de diversos dispositivos de lógica programable, se decide trabajar con una tarjeta de desarrollo que integra un Chip "Field-Programmable Gate Arrays" (FPGA), ya que, dicho chip es capaz de integrar todas las tareas propuestas, además de reducir espacio, trabajo de diseño e implementación con PCB, costos y otros beneficios. El desarrollo de este trabajo se dividió en dos etapas, la primera es el diseño de un sistema emisor capaz de generar una cantidad de pulsos electrónicos, con frecuencia y tasa de repetición completamente controlada. Mientras que la segunda es el diseño del sistema receptor el cual se implementa utilizando un Chip ADC que opera a 8 bit y un máximo de 50MSps. Esta adquisición es graficada en un monitor LCD y/o recibida por un software conectado vía RS232 a 115,2kbps. La ventaja de este último es el almacenamiento de los datos adquiridos para su monitoreo y posterior procesado. El lenguaje descriptor de hardware utilizado para la programación del chip FPGA es Verilog HDL y la plataforma utilizada es "ISE WEBPACK 11.1". Por último, el diseño del software receptor se desarrolla con el lenguaje Visual C# utilizando "Microsoft Visual Studio 2008". Se valida el sistema completo con la medición de velocidad del sonido en el agua, para ello se utilizó una sonda ultrasónica de 3,5Mhz. Las mediciones adquiridas con el sistema diseñado, obtuvieron un alto coeficiente de correlación (R2 ~ 0,99), con las tomadas del osciloscopio digital PROTEK6810C. Este factor, no sólo valida el óptimo funcionamiento del circuito ADC, si no que, todos los algoritmos internos de la FPGA, los que trabajan con múltiples velocidades, en paralelo y de forma completamente dedicada. Finaliza este trabajo generando una imagen ecográfica de dos dimensiones y baja resolución.

CD-ROM contiene tesis digital en formato PDF ( 2.578 KB).

Incluye índice, índice de tablas, índice de figuras, anexos.

Tesis : (Ingeniero Civil Electrónico).-- Universidad de La Frontera, Facultad de Ingeniería y Ciencias, 2010.

Bibliografía: hojas 83-84

Acceso restringido a usuarios con una Id. válida de la UFRO ; sólo miembros UFRO

Tesis digital (PDF)

En este trabajo se diseñó, implementó y validó un dispositivo electrónico capaz de generar y analizar señales ultrasónicas. Para esto, se desarrolló un sistema analógico que eleva señales digitales de alta frecuencia ( >5MHz), a voltajes capaces de excitar un transductor ultrasónico. Con la implementación de este amplificador, la electrónica necesaria para la excitación y algoritmos de recepción y adquisición de datos se reduce a un solo sistema digital. Evaluando las características de diversos dispositivos de lógica programable, se decide trabajar con una tarjeta de desarrollo que integra un Chip "Field-Programmable Gate Arrays" (FPGA), ya que, dicho chip es capaz de integrar todas las tareas propuestas, además de reducir espacio, trabajo de diseño e implementación con PCB, costos y otros beneficios. El desarrollo de este trabajo se dividió en dos etapas, la primera es el diseño de un sistema emisor capaz de generar una cantidad de pulsos electrónicos, con frecuencia y tasa de repetición completamente controlada. Mientras que la segunda es el diseño del sistema receptor el cual se implementa utilizando un Chip ADC que opera a 8 bit y un máximo de 50MSps. Esta adquisición es graficada en un monitor LCD y/o recibida por un software conectado vía RS232 a 115,2kbps. La ventaja de este último es el almacenamiento de los datos adquiridos para su monitoreo y posterior procesado. El lenguaje descriptor de hardware utilizado para la programación del chip FPGA es Verilog HDL y la plataforma utilizada es "ISE WEBPACK 11.1". Por último, el diseño del software receptor se desarrolla con el lenguaje Visual C# utilizando "Microsoft Visual Studio 2008". Se valida el sistema completo con la medición de velocidad del sonido en el agua, para ello se utilizó una sonda ultrasónica de 3,5Mhz. Las mediciones adquiridas con el sistema diseñado, obtuvieron un alto coeficiente de correlación (R2 ~ 0,99), con las tomadas del osciloscopio digital PROTEK6810C. Este factor, no sólo valida el óptimo funcionamiento del circuito ADC, si no que, todos los algoritmos internos de la FPGA, los que trabajan con múltiples velocidades, en paralelo y de forma completamente dedicada. Finaliza este trabajo generando una imagen ecográfica de dos dimensiones y baja resolución.

Disponible sólo en formato digital.

Requerimientos del sistema : lector de cd-rom

1